SC1269之典型應(yīng)用電路
2024-8-7 11:06:10 點(diǎn)擊：
典型應(yīng)用電路
SC1269 輸入信號、輸入時(shí)鐘、外部直流引腳等外圍器件的典型應(yīng)用電路如下。
模擬輸入網(wǎng)絡(luò)
使用全差分模式可以保證 ADC 獲得最佳性能，為了偏置模擬輸入，VCM 電壓可以連接到變壓器二次繞組的中心抽頭。對于大于 10MHz 的應(yīng)用，建議采用差分雙巴倫耦合作為輸入配置（見圖14），此外，也可以使用全差分運(yùn)放來驅(qū)動 ADC。
在單端應(yīng)用中使用 VIN-接共模電壓，VIN+接輸入信號的輸入網(wǎng)絡(luò)方式，單端應(yīng)用中 ADC 性能會有所下降，因此不建議單端驅(qū)動 SC1269 輸入。
SC1269 輸入信號、輸入時(shí)鐘、外部直流引腳等外圍器件的典型應(yīng)用電路如下。
模擬輸入網(wǎng)絡(luò)
使用全差分模式可以保證 ADC 獲得最佳性能，為了偏置模擬輸入，VCM 電壓可以連接到變壓器二次繞組的中心抽頭。對于大于 10MHz 的應(yīng)用，建議采用差分雙巴倫耦合作為輸入配置（見圖14），此外，也可以使用全差分運(yùn)放來驅(qū)動 ADC。
在單端應(yīng)用中使用 VIN-接共模電壓，VIN+接輸入信號的輸入網(wǎng)絡(luò)方式，單端應(yīng)用中 ADC 性能會有所下降，因此不建議單端驅(qū)動 SC1269 輸入。
在任何配置中，并聯(lián)電容器 C 的值取決于輸入頻率和源阻抗，可能需要減小或移除。表 8 顯示了設(shè)置 RC 網(wǎng)絡(luò)的建議值。但是，這些值取決于輸入信號，建議值僅作為應(yīng)用指南。
時(shí)鐘輸入網(wǎng)絡(luò)
為充分發(fā)揮芯片的性能，應(yīng)利用一個差分時(shí)鐘作為 SC1269 采樣時(shí)鐘輸入端（CLK+/-）的時(shí)鐘信號。輸入時(shí)鐘電路內(nèi)部存在偏置，無需外部偏置。建議使用巴倫驅(qū)動輸入，如圖 15 所示。跨接在變壓器上的背對背肖特基二極管可以將輸入到 SC1269 中的時(shí)鐘信號限制為約差分 0.8VPP，這樣既可以防止時(shí)鐘的大電壓擺幅饋通至其它部分，還可以保留信號的快速上升和下降時(shí)間，可以使時(shí)鐘 jitter更小對 ADC 的性能更有利。
- 上一篇：沒有啦
- 下一篇：AD9268 SPI配置 SC1269 串行端口接口方式 2024/8/7
