国产亚洲精品国产福利在线观看,色综合久久久久久久久五月,国产999视频,大片免费看大片费看大片

主要性能
?  1.8V  模擬電源供電
?  1.8V CMOS  輸出供電
?  低功耗：750mW（125MSps）
?  信噪比(SNR) : 78dBFS(70MHz, 125MSps)
?  無雜散動態范圍(SFDR) : 88dBc(70MHz, 
125MSps)
?  中頻采樣頻率達 400MHz  以上
?  小信號輸入噪聲: -154.0dBm/Hz(200Ω輸入阻
抗，70MHz，125MSps)
?  可編程  ADC  內部基準電壓源
?  集成   ADC  采樣保持輸入
?  靈活的模擬輸入范圍：1Vpp  至   2Vpp
?  差分模擬輸入 650MHz  帶寬
?  ADC  時鐘占空比穩定器
?  串行端口控制
?  QFN-64  封裝   9mm x 9mm
應用場合
?  通信
?  分集無線電系統
?  多模式數字接收器(3G)
GSM、EDGE、W-CDMA、LTE、
CDMA2000、WiMAX、TD-SCDMA
?  I/Q  解調系統
?  智能天線系統
?  通用軟件無線電
?  寬帶數據應用

?  超聲設備

SC1269是一款可以替代AD9268的國產模數轉換器。

SC1269  是一款雙通道  16  位，最高轉換速度  125MSps，基于流水線架構的模數轉換器（ADC），內部集成了時鐘緩沖、基準電壓源、輸入采樣保持等功能模塊，實現對模擬輸入高速高精度模數轉換。并集成了獨特的數字校準

算法，在不影響功耗的前提下，有效提升ADC 動態特性。輸出為  1.8V  全并行  CMOS  電平，采用三線制  SPI  串行接口實現內部寄存器的讀寫操作。SC1269 采用  64 腳  QFN 封裝，  額定溫度范圍-40℃至 85℃工業溫度范圍。 

典型應用電路
SC1269 輸入信號、輸入時鐘、外部直流引腳等外圍器件的典型應用電路如下。
模擬輸入網絡
當輸入頻率處于第二或更高奈奎斯特區域時，大多數放大器的噪聲性能無法滿足要求以達到SC1269 真正的  SNR 性能。建議使用的輸入配置是差分雙巴倫耦合（見圖  15）。在這種配置中， 輸入交流耦合，這些電阻補償輸入巴倫的損耗，向驅動器提供 50Ω阻抗。在雙巴倫和變壓器配置中，輸入電容和電阻的值取決于輸入頻率和源阻抗，并且可能需要降低或去掉。表 7 列出了設置RC 網絡的建議值。當輸入頻率較高時，將鐵氧體磁珠與電阻串聯并去掉電容可以實現良好的性能。不過，這些值取決于輸入信號，且只能用作初始參考。

時鐘輸入網絡
為充分發揮芯片的性能，應利用一個差分信號作為  SC1269  采樣時鐘輸入端（CLK+/-）的時鐘信號。輸入時鐘引腳有內部偏置，無需外部偏置。如果這些輸入懸空，建議將  CLK-引腳拉低以防止雜散時鐘。建議采樣射頻變壓器配置，如圖  16  所示。跨接在變壓器上的背對背肖特基二極管可以將輸入到  SC1269  中的時鐘信號限制為約差分  0.8V  峰峰值。這樣，既可以防止時鐘的大電壓擺幅饋通至其它部分，還可以保留信號的快速上升和下降時間，這一點對低抖動性能來說非常重要。

極限參數
AVDD 至 AGND………………………………………………………………………………-0.3V 至 2V
DRVDD 至 AGND…………………………………………………………………………..-0.3V 至 3.9V
輸入電壓(VIN+/-, CLK+/-, VREF, SENSE, VCM, RBIAS)………………………-0.3V 至 AVDD+0.2V
輸入電壓(CSB, SCLK, SDIO, PDWN)…………………………………………..-0.3V 至 DRVDD+0.3V
輸出電壓(DCOA,DCOB,D0A/D0B 至 D13A/D13B)……………………………-0.3V 至 DRVDD+0.3V
最大結溫 TJ,MAX………………………………………………………………………………………150°C
工作溫度范圍……………………………………………………………………………….-40°C 至 85°C
存儲溫度范圍……………………………………………………………………………...-65°C 至 150°C
ESD(Human Body Model)……………………………………………………………………………2000V
對以上所列的最大極限值，如果器件工作在超過此極限值的環境中，很可能會對器件造成永久性破壞。在實際運用中，最好不要使器件工作在此極限值或超過此極限值的環境中。

數字輸出格式
SC1269 輸出驅動器為 1.8V CMOS 邏輯及 LVDS 輸出接口，CMOS 輸出數據也可以多路復用到單個輸出總線上，以減少所需的連接數字處理端的通道總數，時序如圖 2 和圖 3 所示。輸出驅動器應能夠提供足夠的輸出電流，以便驅動各種邏輯電路，驅動力可通過寄存器進行調整。然而，大驅動電流可能導致在電源信號中產生毛刺脈沖，影響轉換器的性能。因此，在那些需要 ADC 來驅動大容性負載或較大扇出的應用中，可能需要用到外部緩沖器或鎖存器。表 10 數據輸出格式
輸入（V）  條件  偏移二進制模式  二進制補碼模式  溢出
VIN+ - VINVIN+ - VINVIN+ - VINVIN+ - VINVIN+ - VIN-< -VREF – 0.5LSB
= -VREF
=0
=+VREF – 1LSB
> +VREF – 0.5LSB
00 0000 0000 0000
00 0000 0000 0000
10 0000 0000 0000
11 1111 1111 1111
11 1111 1111 1111
10 0000 0000 0000
10 0000 0000 0000
00 0000 0000 0000
01 1111 1111 1111
01 1111 1111 1111
1
0
0
0
1
數字輸出啟用功能（OEB）
SC1269 具有靈活的數字輸出引腳三態功能。使用 OEB 引腳或通過 SPI 配置可以啟用三態模式。如果 OEB 引腳低，則會啟用輸出 IO 和 DCO。如果 OEB 引腳高，輸出 IO 和 DCO 處于高阻抗狀態。此 OEB 功能不用于快速訪問數據總線。注意 OEB 為高時電壓為數字電源（DRVDD），不應超過該電源電壓。當使用 SPI 配置時，可以通過將寄存器 0x14 中的輸出禁用（OEB）位（位 4）拉高。每個通道的數據輸出和 DCO 輸出可以獨立配置為三態輸出。
時序
SC1269 提供鎖存數據的流水線延遲為 19 個時鐘周期。數據輸出在時鐘信號上升沿后一個傳播延遲（tPD）可用。最小化輸出數據線的長度和施加在它們上的負載，以減少 SC1269 中的瞬態，這些瞬態會降低轉換器的動態性能。SC1269 的最低典型轉換率為 3 MSPS，在時鐘速率低于 3  MSPS 時，動態性能可能會降低。
數據時鐘輸出（DCO）
SC1269 提供兩個數據時鐘輸出（DCO）信號，用于捕獲數字輸出的數據。除非通過 SPI 改變了DCO 時鐘極性，否則 CMOS 數據輸出在 DCO 上升沿有效。參見圖 2 和圖 3 以獲取圖形化的時序描述。