半導體“三雄”搶攻下一代技術！
2023-8-15 11:05:59??????點擊：
根據比利時微電子研究中心（imec）的說法，BSPDN目標是減緩邏輯芯片正面在后段制程面臨的壅塞問題，通過設計技術協同優化（DTCO），在標準單元實現更有效率的導線設計，協助縮小邏輯標準單元的尺寸。
BSPDN 可解釋成小芯片設計演變，原本將邏輯電路和存儲器模組整合的現有方案，改成正面具備邏輯運算功能，背面供電或訊號傳遞。
一般而言，通過晶圓正面供電的方法雖能完成任務，但會使功率密度下降、性能受損。
三星稱跟傳統方法相比，BSPDN可將面積減少14.8%，芯片能擁有更多空間，公司可增加更多晶體管，提高整體性能; 線長也減少9.2%，有助降低電阻、使更多電流通過，進而降低功耗，改善功率傳輸狀況。
今年6月，英特爾也舉辦了BSPDN相關的發布會，并將其命名為PowerVia。該公司計劃在英特爾20A制程中采用這方法，使得芯片利用率有望達到90%。
英特爾認為，PowerVia將解決硅架構中的互連瓶頸，透過晶圓背面提電來實現連續傳輸; 該公司預計在2024年推出的 Arrow Lake CPU 中采用這種新方法。
另有消息稱，臺積電如期2025年上線2納米制程，2025年下半年在新竹量產，計劃2026年推出N2P制程，這個制程將采用BSPDN技術
BSPDN 可解釋成小芯片設計演變，原本將邏輯電路和存儲器模組整合的現有方案，改成正面具備邏輯運算功能，背面供電或訊號傳遞。
一般而言，通過晶圓正面供電的方法雖能完成任務，但會使功率密度下降、性能受損。
三星稱跟傳統方法相比，BSPDN可將面積減少14.8%，芯片能擁有更多空間，公司可增加更多晶體管，提高整體性能; 線長也減少9.2%，有助降低電阻、使更多電流通過，進而降低功耗，改善功率傳輸狀況。
今年6月，英特爾也舉辦了BSPDN相關的發布會，并將其命名為PowerVia。該公司計劃在英特爾20A制程中采用這方法，使得芯片利用率有望達到90%。
英特爾認為，PowerVia將解決硅架構中的互連瓶頸，透過晶圓背面提電來實現連續傳輸; 該公司預計在2024年推出的 Arrow Lake CPU 中采用這種新方法。
另有消息稱，臺積電如期2025年上線2納米制程，2025年下半年在新竹量產，計劃2026年推出N2P制程，這個制程將采用BSPDN技術
- 上一篇：AI芯片大戰，英偉達和競爭對手們如何表現？ 2023/8/15
- 下一篇：奧迪高管：德國汽車行業缺芯還將持續數年 2023/8/14
